■ 詳細資料內容 第 1/1 筆     複製永久連結 錯誤通報
友善列印:
  
  案件狀態     權利異動  
公告號
I662658 
專利名稱 積體電路封裝基板、半導體封裝體及半導體封裝體的製造方法
INTEGRATED CIRCUIT PACKAGING SUBSTRATE, SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF
公告日 2019/06/11
證書號 I662658
申請日 2015/11/24
申請號 104138980
國際分類號
/IPC
H01L-023/12(2006.01);H01L-023/28(2006.01);H01L-021/56(2006.01)
公報卷期 46-17
發明人 林育蔚 LIN, YU WEI;
陳承先 CHEN, CHEN SHIEN;
陳冠宇 CHEN, GUANYU;
郭庭豪 KUO, TIN HAO;
林彥良 LIN, YEN LIANG
申請人 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 新竹市新竹科學工業園區力行六路8號 TW
代理人 李世章;
秦建譜
優先權
美國 14/622,529 20150213
參考文獻 TW201011879A
TW201227901A
US2009/0045508A1
US2011/0133334A1
US2011/0248399A1
US2012/0018904A1
審查人員 劉聖尉
摘要 積體電路(IC)封裝基板包括本體、至少一第一導線、至少一第二導線及至少一凸出焊墊。第一導線嵌入本體中。第二導線嵌入本體中。凸出焊墊設置在第一導線上。凸出焊墊自本體凸出,且凸出焊墊配置來與半導體晶片之焊料部電性接觸。根據凸出焊墊之製程偏差,藉由凸出焊墊之寬度及第一導線之寬度決定凸出焊墊與第二導線之間的第一間隔。此外,本揭露亦提供具有IC封裝基板的半導體封裝體及半導體封裝體之製造方法。
縮圖尺寸